Yntegreare circuit IC-chips ien plak keapje EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
Produkt Attributen
TYPE | BESKRIUWING |
Kategory | Integrated Circuits (IC's) Ynbêde CPLD's (Complex Programmable Logic Devices) |
Mfr | Intel |
Searje | MAX® II |
Pakket | Tray |
Standert Package | 90 |
Produkt Status | Aktyf |
Programmierbare Type | Yn Systeem Programmierber |
Fertragingstiid tpd(1) Maks | 4,7 ns |
Voltage Supply - Ynterne | 2.5V, 3.3V |
Oantal logyske eleminten / blokken | 240 |
Oantal Macrocells | 192 |
Oantal I / O | 80 |
Operating Temperatuer | 0°C ~ 85°C (TJ) |
Mounting Type | Surface Mount |
Pakket / saak | 100-TQFP |
Supplier Device Package | 100-TQFP (14×14) |
Base Product Number | EPM240 |
De kosten binne ien fan 'e grutte problemen west foar 3D-ferpakte chips, en Foveros sil de earste kear wêze dat Intel se yn heech folume hat produsearre troch syn liedende ferpakkingstechnology.Intel seit lykwols dat chips produsearre yn 3D Foveros-pakketten ekstreem priis kompetitive binne mei standert chip-ûntwerpen - en yn guon gefallen kinne sels goedkeaper wêze.
Intel hat de Foveros-chip ûntworpen om sa leech mooglik te wêzen en noch te foldwaan oan de oantsjutte prestaasjesdoelen fan it bedriuw - it is de goedkeapste chip yn it Meteor Lake-pakket.Intel hat de snelheid fan 'e Foveros-ynterconnect / basistegel noch net dield, mar hat sein dat de komponinten kinne rinne op in pear GHz' yn in passive konfiguraasje (in ferklearring dy't it bestean fan in aktive ferzje fan 'e tuskenlizzende laach ymplisearret Intel is al ûntwikkele ).Sa fereasket Foveros de ûntwerper net om kompromissen te meitsjen oer bânbreedte of latency-beheiningen.
Intel ferwachtet ek dat it ûntwerp goed skaal sil yn termen fan sawol prestaasjes as kosten, wat betsjuttet dat it spesjalisearre ûntwerpen kin biede foar oare merksegminten, as farianten fan 'e hege-optreden ferzje.
De kosten fan avansearre knopen per transistor groeie eksponentiell as silisiumchipprosessen har grinzen benaderje.En it ûntwerpen fan nije IP-modules (lykas I / O-ynterfaces) foar lytsere knopen leveret net folle werom op ynvestearring.Dêrom kin it opnij brûken fan net-krityske tegels/chiplets op 'goed genôch' besteande knopen tiid, kosten en ûntwikkelingsboarnen besparje, om net te sprekken fan it ferienfâldigjen fan it testproses.
Foar inkele chips moat Intel ferskate chip-eleminten, lykas ûnthâld as PCIe-ynterfaces, efterinoar testen, wat in tiidslinend proses kin wêze.Yn tsjinstelling kinne chipfabrikanten ek lytse chips tagelyk testen om tiid te besparjen.covers hawwe ek in foardiel yn it ûntwerpen fan chips foar spesifike TDP-berik, om't ûntwerpers ferskate lytse chips kinne oanpasse oan har ûntwerpbehoeften.
De measte fan dizze punten klinke bekend, en se binne allegear deselde faktoaren dy't AMD liede yn it chipsetpaad yn 2017. AMD wie net de earste dy't chipset-basearre ûntwerpen brûkte, mar it wie de earste grutte fabrikant dy't dizze ûntwerpfilosofy brûkte om massa-produsearje moderne chips, wat Intel liket in bytsje let te kommen.De foarstelde 3D-ferpakkingstechnology fan Intel is lykwols folle komplekser dan AMD's organyske yntermediêre laach-basearre ûntwerp, dat sawol foardielen as neidielen hat.
It ferskil sil úteinlik wurde wjerspegele yn 'e klear chips, mei Intel seit dat de nije 3D steapele chip Meteor Lake wurdt ferwachte te wêzen beskikber yn 2023, mei Arrow Lake en Lunar Lake komme yn 2024.
Intel sei ek dat de Ponte Vecchio-superkomputer-chip, dy't mear dan 100 miljard transistors sil hawwe, wurdt ferwachte te wêzen yn it hert fan Aurora, de rapste superkomputer fan 'e wrâld.