Merrillchip Nij en orizjineel op foarried Elektroanyske komponinten yntegreare sirkwy IC DS90UB928QSQX/NOPB

1.

FPDLINK is in hege snelheid differinsjaaloperator oerdracht bus ûntwurpen troch TI, benammen brûkt foar it ferstjoeren fan ôfbylding gegevens, lykas kamera en display gegevens.De standert evoluearret konstant, fan it orizjinele pear rigels dy't 720P@60fps-ôfbyldings ferstjoere oant de hjoeddeistige mooglikheid om 1080P@60fps te stjoeren, mei folgjende chips dy't noch hegere ôfbyldingsresolúsjes stypje.De oerdrachtôfstân is ek heul lang, en berikt sawat 20m, wêrtroch it ideaal is foar automotive applikaasjes.

FPDLINK hat in hege snelheid foarút kanaal foar it oerdragen fan hege snelheid ôfbylding gegevens en in lyts part fan kontrôle gegevens.D'r is ek in relatyf lege-snelheid efterút kanaal foar de oerdracht fan reverse control ynformaasje.De foarút en efterút kommunikaasje foarmje in bi-directional kontrôle kanaal, dat liedt ta it tûke ûntwerp fan de I2C yn FPDLINK dat sil wurde besprutsen yn dit papier.

FPDLINK wurdt brûkt mei in serializer en in deserializer tegearre, de CPU kin wurde ferbûn oan itsij de serializer as de deserializer, ôfhinklik fan de applikaasje.Bygelyks, yn in kamera-applikaasje, ferbynt de kamerasensor mei de serializer en stjoert gegevens nei de deserializer, wylst de CPU de gegevens ûntfangt dy't ferstjoerd binne fan 'e deserializer.Yn in displayapplikaasje stjoert de CPU gegevens nei de serializer en de deserializer ûntfangt de gegevens fan 'e serializer en stjoert it nei it LCD-skerm foar werjefte.

2.

De i2c fan 'e CPU kin dan wurde ferbûn mei de serializer of deserializer's i2c.De FPDLINK-chip ûntfangt de I2C-ynformaasje stjoerd troch de CPU en stjoert de I2C-ynformaasje nei it oare ein fia de FPDLINK.Lykas wy witte, yn it i2c-protokol wurdt de SDA syngronisearre fia SCL.Yn algemiene tapassingen, gegevens wurde latched op 'e opkommende râne fan SCL, dy't fereasket dat de master of slaaf klear is foar gegevens op' e fallende râne fan SCL.Lykwols, yn FPDLINK, om't FPDLINK-oerdracht timed is, is d'r gjin probleem as de master gegevens ferstjoert, op syn meast ûntfangt de slaaf de gegevens in pear klokken letter as de master it ferstjoert, mar d'r is in probleem as de slaaf antwurdet op 'e master , bygelyks, as de slaaf reagearret op 'e master mei in ACK as de ACK wurdt oerbrocht nei de master, is it al letter as de tiid dy't troch de slaaf ferstjoerd is, dws it is al troch de FPDLINK-fertraging gien en kin de opkomst miste râne fan de SCL.

Gelokkich nimt it i2c-protokol dizze situaasje yn rekken.i2c spesifisearret in eigenskip neamd i2c stretch, wat betsjut dat de i2c-slave de SCL nei ûnderen kin lûke foardat de ACK ferstjoert as it net klear is, sadat de master sil mislearje by it besykjen om de SCL omheech te lûken, sadat de master bliuwt besykje te lûke de SCL omheech en wachtsje op de, Dêrom by it analysearjen fan de i2c golffoarm oan de FPDLINK Slave kant, wy sille fine dat eltse kear de slaaf adres diel wurdt ferstjoerd, der binne mar 8 bits, en de ACK wurdt beantwurde letter.

De FPDLINK-chip fan TI profiteart folslein fan dizze funksje, ynstee fan gewoan de ûntfongen i2c-golffoarm troch te stjoeren (dus deselde baudrate te hâlden as de stjoerder), stjoert it de ûntfongen gegevens opnij mei de baudrate ynsteld op 'e FPDLINK-chip.Dit is dêrom wichtich om te notearjen by it analysearjen fan de i2c-golffoarm oan 'e FPDLINK Slave-kant.De CPU i2c-baudrate kin 400K wêze, mar de i2c-baudrate oan 'e FPDLINK-slavekant is 100K of 1M, ôfhinklik fan' e SCL hege en lege ynstellings yn 'e FPDLINK-chip.