Nije orizjinele XQR17V16CC44V Spot Stock FPGA Field Programmable Gate Array Logic Ic Chip yntegreare circuits
Spesifikaasjes | |
Unthâld Kategory | PROM |
Tichtheid | 16777 kbits |
Oantal wurden | 2000 k |
Bits per wurd | 8 byks |
Pakket Type | CERAMISCH, LCC-44 |
Pins | 44 |
Logic Family | CMOS |
Supply Voltage | 3.3V |
Operating Temperatuer | -55 oant 125 C (-67 oant 257 F) |
Xilinx yntrodusearret de hege tichtheid QPro ™ XQR17V16 rige Radiation Hardened QML konfiguraasje PROMs dy't soargje foar in maklik te brûken, kosten-effektive metoade foar it bewarjen fan grutte Xilinx FPGA konfiguraasje bitstreams.De XQR17V16CC44V is in 3.3V-apparaat mei in opslachkapasiteit fan 16 Mb en kin operearje yn sawol in serial as byte-wide modus.foar ferienfâldige blokdiagram fan de XQR17V16 apparaat arsjitektuer.
As de FPGA yn Master Serial modus is, genereart it in konfiguraasjeklok dy't de PROM driuwt.In koarte tagong tiid nei de opkommende klok râne, gegevens ferskine op de PROM DATA útfier pin dat is ferbûn mei de FPGA DIN pin.De FPGA genereart it passende oantal klokpulsen om de konfiguraasje te foltôgjen.Ien kear ynsteld, skeakelet it de PROM út.As de FPGA yn Slave Serial modus is, moatte de PROM en de FPGA beide wurde klokt troch in ynkommende sinjaal.
As de FPGA yn Master SelectMAP-modus is, genereart it de konfiguraasjeklok dy't de PROM en de FPGA driuwt.Nei de opkommende CCLK-râne binne gegevens beskikber op de PROMs DATA (D0-D7) pinnen.De gegevens sille wurde klokt yn 'e FPGA op' e folgjende opkommende râne fan 'e CCLK.As de FPGA yn Slave SelectMAP-modus is, moatte de PROM en de FPGA beide wurde klokt troch in ynkommende sinjaal.In freerunning oscillator kin brûkt wurde om de CCLK te riden.Meardere apparaten kinne wurde gearfoege troch de CEO-útfier te brûken om de CE-ynfier fan it folgjende apparaat te riden.De klokyngongen en de DATA-útgongen fan alle PROM's yn dizze keten binne mei-inoar ferbûn.Alle apparaten binne kompatibel en kinne wurde kaskadeare mei oare leden fan 'e famylje.Foar apparaatprogrammearring kompilearret of de Xilinx ISE Foundation of ISE WebPACK-software it FPGA-ûntwerpbestân yn in standert Hex-formaat, dat dan wurdt oerdroegen oan de measte kommersjele PROM-programmeurs.
Features
• Latch-Up Immune to LET>120 MeV/cm2/mg
• Garandearre TID fan 50 kRad (Si) per spec 1019,5
• Fabricated op Epitaxial Substrate
• 16Mbit opslachkapasiteit
• Garandearre operaasje oer folsleine militêre temperatuer berik: -55 ° C oan +125 ° C
• One-time programmable (OTP) read-allinnich ûnthâld ûntworpen om konfiguraasje bitstreams fan Xilinx FPGA apparaten op te slaan
• Dual konfiguraasje modus
♦ Serial konfiguraasje (oant 33 Mb/s)
♦ Parallel (oant 264 Mb/s by 33 MHz)
• Ienfâldige ynterface oan de Xilinx QPro FPGAs
• Cascadable foar it bewarjen fan langer of meardere bitstreams
• Programmierbare reset polarity (aktyf High of aktyf Low) foar komptabiliteit mei ferskate FPGA oplossings
• Low-power CMOS driuwende-poarte proses
• 3.3V supply voltage
• Beskikber yn keramyske CK44-pakketten(1)
• Programming stipe troch liedende programmeur fabrikanten
• Untwerpstipe mei help fan de ISE Foundation of ISE WebPACK softwarepakketten
• Garandearre 20 jier libben gegevens behâld
Programming
De apparaten kinne wurde programmearre op programmeurs levere troch Xilinx of kwalifisearre leveransiers fan tredden.De brûker moat derfoar soargje dat it passende programmearalgoritme en de lêste ferzje fan 'e programmeursoftware wurde brûkt.De ferkearde kar kin permanint skea it apparaat.
Beskriuwing
• Latch-Up Immune to LET>120 MeV/cm2/mg
• Garandearre TID fan 50 kRad (Si) per spec 1019,5
• Fabricated op Epitaxial Substrate
• 16Mbit opslachkapasiteit
• Garandearre operaasje oer folsleine militêre temperatuer berik: -55 ° C oan +125 ° C
• One-time programmable (OTP) read-allinnich ûnthâld ûntworpen om konfiguraasje bitstreams fan Xilinx FPGA apparaten op te slaan
• Dual konfiguraasje modus
♦ Serial konfiguraasje (oant 33 Mb/s)
♦ Parallel (oant 264 Mb/s by 33 MHz)
• Ienfâldige ynterface oan de Xilinx QPro FPGAs
• Cascadable foar it bewarjen fan langer of meardere bitstreams
• Programmierbare weromsette polarity (aktyf High of aktyf
Low) foar kompatibiliteit mei ferskate FPGA-oplossingen
• Low-power CMOS driuwende-poarte proses
• 3.3V supply voltage
• Beskikber yn keramyske CK44-pakketten(1)
• Programming stipe troch liedende programmeur
fabrikanten
• Untwerpstipe mei de ISE Foundation of ISE
WebPACK softwarepakketten
• Garandearre 20 jier libben gegevens behâld