Logic & Flip Flops-SN74LVC74APWR

Flip-FlopenLachbinne gewoane digitale elektroanyske apparaten mei twa stabile steaten dy't kin wurde brûkt om te bewarjen ynformaasje, en ien flip-flop of latch kin opslaan 1 bytsje ynformaasje.

Flip-Flop (ôfkoarte as FF), ek wol bekend as in bistabiele poarte, ek wol bekend as in bistabiele flip-flop, is in digitaal logysk circuit dat kin wurkje yn twa steaten.Flip-flops bliuwe yn har steat oant se in ynfierpuls krije, ek bekend as in trigger.As in ynfierpuls wurdt ûntfongen, feroaret de flip-flop-útfier steat neffens de regels en bliuwt dan yn dy steat oant in oare trigger wurdt ûntfongen.

Latch, gefoelich foar it pulsnivo, feroaret steat ûnder it nivo fan 'e klokpuls, latch is in nivo-triggered opslach-ienheid, en de aksje fan gegevensopslach hinget ôf fan' e nivowearde fan it ynfiersinjaal, allinich as de latch yn 'e ynskeakelje steat, de útfier sil feroarje mei de gegevens ynfier.Latch is oars as flip-flop, it is gjin latching gegevens, it sinjaal by de útfier feroaret mei de ynfier sinjaal, krekt as it sinjaal foarby troch in buffer;ienris de latch sinjaal fungearret as in latch, de gegevens is beskoattele en it ynfier sinjaal wurket net.In latch wurdt ek wol in transparante latch neamd, wat betsjut dat de útfier trochsichtich is foar de ynfier as it net is latched.

It ferskil tusken latch en flip-flop
Latch en flip-flop binne binêre opslachapparaten mei ûnthâldfunksje, dy't ien fan 'e basisapparaten binne om ferskate timinglogyske circuits te komponearjen.It ferskil is: latch is besibbe oan al syn ynfier sinjalen, doe't de ynfier sinjaal feroaret latch feroarings, der is gjin klok terminal;flip-flop wurdt regele troch de klok, allinne as de klok wurdt trigger foar in stekproef de hjoeddeiske ynfier, generearje de útfier.Fansels, om't sawol latch as flip-flop timinglogika binne, is de útfier net allinich relatearre oan 'e hjoeddeistige ynfier, mar ek relatearre oan' e foarige útfier.

1. latch wurdt aktivearre troch nivo, net syngroane kontrôle.DFF wurdt trigger troch klok râne en syngroane kontrôle.

2、latch is gefoelich foar de ynfier nivo en wurdt beynfloede troch de wiring fertraging, dus it is dreech om te soargjen dat de útfier net produsearje burrs;DFF is minder kâns om burrs te produsearjen.

3, As jo ​​brûke gate circuits te bouwen latch en DFF, verbruikt latch minder gate boarnen dan DFF, dat is in superieur plak foar latch dan DFF.Dêrom, de yntegraasje fan in gebrûk latch yn ASIC is heger as DFF, mar it tsjinoerstelde is wier yn FPGA, omdat der gjin standert latch ienheid yn FPGA, mar der is DFF unit, en in LATCH moat mear as ien LE wurde realisearre.latch is nivo triggered, dat is lykweardich oan it hawwen fan in ynskeakelje ein, en nei aktivearring (op it momint fan ynskeakelje nivo) is lykweardich oan in tried, dy't feroaret mei De útfier fariearret mei de útfier.Yn de net-ynskeakele steat is te behâlden de oarspronklike sinjaal, dat kin sjoen wurde en flip-flop ferskil, yn feite, in protte kearen latch is gjin ferfanging foar ff.

4, latch sil ekstreem komplekse statyske timinganalyse wurde.

5, op it stuit, wurdt latch allinich brûkt yn it heulendere circuit, lykas Intel's P4 CPU.FPGA hat latch unit, it register ienheid kin wurde konfigurearre as in latch ienheid, yn xilinx v2p hânlieding sil wurde konfigurearre as register / latch unit, de taheaksel is xilinx heale slice struktuer diagram.Oare modellen en fabrikanten fan FPGA's gongen net te kontrolearjen.--Persoanlik tink ik dat Xilinx yn steat is om direkt oerien te kommen mei de altera kin mear problemen wêze, om in pear LE te dwaan, lykwols, net xilinx-apparaat kin elke slice sa konfigureare wurde, altera's ienige DDR-ynterface hat in spesjale latch-ienheid, oer it algemien allinich hege-snelheid circuit sil brûkt wurde yn de latch design.altera syn LE is gjin latch struktuer, en kontrolearje de sp3 en sp2e, en oare net te kontrolearjen, de hânlieding seit dat dizze konfiguraasje wurdt stipe.De útdrukking wangdian oer altera is rjocht, altera's ff kin net konfigureare wurde om te latch, it brûkt in opsyktabel om latch te ymplementearjen.

De algemiene ûntwerpregel is: mije latch yn de measte ûntwerpen.it sil lit jo ûntwerpe de timing is klear, en it is hiel ferburgen, net-veteran kin net fine.latch it grutste gefaar is net te filterjen burrs.Dit is ekstreem gefaarlik foar it folgjende nivo fan it circuit.Dêrom, sa lang as jo kinne brûke D flip-flop plak, net brûke latch.