oarder_bg

produkten

Nije orizjinele XC18V04VQG44C Spot Stock FPGA Field Programmable Gate Array Logic IC Chip Integrated Circuits

koarte beskriuwing:


Produkt Detail

Produkt Tags

Produkt Attributen

TYPE BESKRIUWING
Kategory Integrated Circuits (IC's)

Oantinken

Konfiguraasje Proms foar FPGAs

Mfr AMD Xilinx
Searje -
Pakket Tray
Produkt Status Ferâldere
Programmierbare Type Yn Systeem Programmierber
Unthâld Grutte 4 mb
Voltage - Oanbod 3V ~ 3.6V
Operating Temperatuer 0°C ~ 70°C
Mounting Type Surface Mount
Pakket / saak 44-TQFP
Supplier Device Package 44-VQFP (10×10)
Base Product Number XC18V04

Dokuminten & Media

RESOURCE TYPE LINK
Gegevensblêden XC18V00 Series
Miljeu-ynformaasje Xiliinx RoHS-sertifikaat

Xilinx REACH211-sert

PCN ferâldering / EOL Meardere apparaten 01/Jun/2015

Mult Device EOL Rev3 9/Mei/2016

Ein fan it libben 10/JAN/2022

PCN Part Status Change Parts reaktivearre 25/apr/2016
HTML Datasheet XC18V00 Series

Miljeu & Eksportearje Klassifikaasjes

ATTRIBUT BESKRIUWING
RoHS Status ROHS3-kompatibel
Moisture Sensitivity Level (MSL) 3 (168 oeren)
REACH Status REACH net beynfloede
ECCN 3A991B1B1
HTSUS 8542.32.0071

Oanfoljende boarnen

ATTRIBUT BESKRIUWING
Standert Package 160

Xilinx Unthâld - Konfiguraasje Proms foar FPGAs

Xilinx yntrodusearret de XC18V00-searje fan programmabele konfiguraasje PROM's yn it systeem (figuer 1).Apparaten yn dizze 3.3V-famylje omfetsje in 4-megabit, in 2-megabit, in 1-megabit, en in 512-kilobit PROM dy't in maklik te brûken, kosten-effektive metoade leverje foar herprogrammearjen en opslaan fan Xilinx FPGA-konfiguraasjebitstreamen.

As de FPGA yn Master Serial modus is, genereart it in konfiguraasjeklok dy't de PROM driuwt.In koarte tagong tiid neidat CE en OE binne ynskeakele, gegevens binne beskikber op de PROM DATA (D0) pin dat is ferbûn mei de FPGA DIN pin.Nije gegevens is beskikber in koarte tagong tiid nei eltse opkommende klok râne.De FPGA genereart it passende oantal klokpulsen om de konfiguraasje te foltôgjen.As de FPGA yn Slave Serial modus is, wurde de PROM en de FPGA klokt troch in eksterne klok.

As de FPGA yn Master Select MAP-modus is, genereart de FPGA in konfiguraasjeklok dy't de PROM driuwt.As de FPGA yn Slave Parallel of Slave Selektearje MAP-modus is, genereart in eksterne oscillator de konfiguraasjeklok dy't de PROM en de FPGA driuwt.Neidat CE en OE binne ynskeakele, binne gegevens beskikber op de PROM's DATA (D0-D7) pinnen.Nije gegevens is beskikber in koarte tagong tiid nei eltse opkommende klok râne.De gegevens wurde klokt yn 'e FPGA op' e folgjende opkommende râne fan 'e CCLK.In frij rinnende oscillator kin brûkt wurde yn 'e Slave Parallel of Slave Select MAP modus.

Meardere apparaten kinne wurde kaskadeare troch de CEO-útfier te brûken om de CE-ynfier fan it folgjende apparaat te riden.De klokyngongen en de DATA-útgongen fan alle PROM's yn dizze keten binne mei-inoar ferbûn.Alle apparaten binne kompatibel en kinne wurde kaskadeare mei oare leden fan 'e famylje of mei de XC17V00 ienmalige programmabele serial PROM-famylje.


  • Foarige:
  • Folgjende:

  • Skriuw jo berjocht hjir en stjoer it nei ús