XCF128XFTG64C Encapsulation BGA64 XL konfiguraasje- en opslachapparaten mei hege tichtheid

Produkt Attributen

Dokuminten & Media

Miljeu & Eksportearje Klassifikaasjes

Xilinx yntrodusearret de XC18V00-searje fan programmabele konfiguraasje PROM's yn it systeem (figuer 1).Apparaten yn dizze 3.3V-famylje omfetsje in 4-megabit, in 2-megabit, in 1-megabit, en in 512-kilobit PROM dy't in maklik te brûken, kosten-effektive metoade leverje foar herprogrammearjen en opslaan fan Xilinx FPGA-konfiguraasjebitstreamen.

As de FPGA yn Master Serial modus is, genereart it in konfiguraasjeklok dy't de PROM driuwt.In koarte tagong tiid neidat CE en OE binne ynskeakele, gegevens binne beskikber op de PROM DATA (D0) pin dat is ferbûn mei de FPGA DIN pin.Nije gegevens is beskikber in koarte tagong tiid nei eltse opkommende klok râne.De FPGA genereart it passende oantal klokpulsen om de konfiguraasje te foltôgjen.As de FPGA yn Slave Serial modus is, wurde de PROM en de FPGA klokt troch in eksterne klok.

As de FPGA yn Master Select MAP-modus is, genereart de FPGA in konfiguraasjeklok dy't de PROM driuwt.As de FPGA yn Slave Parallel of Slave Selektearje MAP-modus is, genereart in eksterne oscillator de konfiguraasjeklok dy't de PROM en de FPGA driuwt.Neidat CE en OE binne ynskeakele, binne gegevens beskikber op de PROM's DATA (D0-D7) pinnen.Nije gegevens is beskikber in koarte tagong tiid nei eltse opkommende klok râne.De gegevens wurde klokt yn 'e FPGA op' e folgjende opkommende râne fan 'e CCLK.In frij rinnende oscillator kin brûkt wurde yn 'e Slave Parallel of Slave Select MAP modus.

Meardere apparaten kinne wurde kaskadeare troch de CEO-útfier te brûken om de CE-ynfier fan it folgjende apparaat te riden.De klokyngongen en de DATA-útgongen fan alle PROM's yn dizze keten binne mei-inoar ferbûn.Alle apparaten binne kompatibel en kinne wurde kaskadeare mei oare leden fan 'e famylje of mei de XC17V00 ienmalige programmabele serial PROM-famylje.